EUROPEAN PATENT OFFICE

24 a

Paterit Abstracts of Japan

PUBLICATION NUMBER

05251711

PUBLICATION DATE

28-09-93

APPLICATION DATE

04-10-91

APPLICATION NUMBER

03257330

APPLICANT: OKI ELECTRIC IND CO LTD;

INVENTOR: KOBAYASHI TAKASUMI;


INT.CL.

H01L 29/788 H01L 29/792 H01L 27/108

TITLE

SEMICONDUCTOR INTEGRATED

CIRCUIT AND ITS MANUFACTURE



ABSTRACT :

PURPOSE: To contrive to reduce a cell area by mounting a floating gate, control gate and

select gate into a longitudinal arrangement.

CONSTITUTION: A protruding part is formed on the silicon surface of a semiconductor integrated circuit (memory cell) ad a floating gate 24a, control gate 30 and select gate 29 are formed into a longitudinal arrangement on the side face of the protruding part 21.

COPYRIGHT: (C)1993,JPO&Japio

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平5-251711

(43)公開日 平成5年(1993)9月28日

(51) Int.Cl.5

識別記号 庁内整理番号 FΙ

技術表示箇所

H01L 29/788

29/792 27/108

H01L 29/78

8728-1M

27/10

325 E

審査請求 未請求 請求項の数3(全 6 頁)

(21)出願番号

(22)出顧日

特願平3-257330

平成3年(1991)10月4日

(71)出願人 000000295

冲電気工業株式会社

東京都港区虎ノ門1丁目7番12号

(72)発明者 小林 隆澄

東京都港区虎ノ門1丁目7番12号 沖電気

工業株式会社内


(74)代理人 弁理士 消水 守 (外3名)


(54) 【発明の名称】 半導体集積回路及びその製造方法


(57)【要約】

【目的】 フローティングゲート、コントロールゲート とセレクトゲートを縦型に配置することによりセル面積 を縮小化を図る。

【構成】 半導体集積回路 (メモリセル) のシリコン面 に突起部を形成し、その突起部21の側面22にフロー ティングゲート248、コントロールゲート30及びセ レクトゲート29を形成し、縦型の配置とする。







1

【特許請求の範囲】

【請求項1】(a)シリコン基板の突起部に形成される 拡散層と、

- (b) 該拡散層の一方の側面の縦方向に第1の酸化膜を 介して形成されるフローティングゲートと、
- (c) 該フローティングゲートの側面及び前記拡散層の 他方の側面にそれぞれ第2の酸化膜を介して縦方向に形 成されるコントロールゲート及びセレクトゲートと、
- (d) 該コントロールゲート及びセレクトゲートの下方 にそれぞれ形成される拡散層とを具備することを特徴と 10 する半導体集積回路。

【請求項2】(a)シリコン基板をエッチングして突起 部を形成する工程と、

- (b) 前記シリコン基板の表面を酸化する工程と、
- (c) 導電性を有する第1の多結晶シリコン膜を形成する工程と、
- (d) 前記多結晶シリコン膜を異方性のドライエッチングでエッチングし、前記突起部の両側面に付いた多結晶シリコンを残して、それ以外を除去する工程と、
- (e) 該残された突起部の両側面に付いた多結晶シリコ 20 ンの一方の多結晶シリコンをエッチング除去する工程 と
- (f)前記多結晶シリコン表面及びシリコン基板表面を 酸化する工程と、
- (g) 第2の多結晶シリコンを被着する工程と、
- (h) 前記第2の多結晶シリコンを前配突起部の両側面 部を残してホトリソエッチング工程により除去する工程 とを順に施すことを特徴とする半導体集積回路の製造方 法。

【請求項3】 前記第1の多結晶シリコン膜によりフロ 30 ーティングゲートを、前記第2の多結晶シリコンにより コントロールゲート及びセレクトゲートを形成する請求 項2記載の半導体集積回路の製造方法。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、半導体集積回路に係り、特に電気的に書き換えが可能な不揮発生メモリセル(EEPROM:Electrically Erasable Programmable ROM)の構造及びその製造方法に関するものである。

[0002]

【従来の技術】従来、このような分野の技術としては、例えば、以下に示すようなものがあった。かかる従来のこの種のメモリセルの一例を図4に示す。図4(a)はこのメモリセルの平面図、図4(b)は図4(a)のAーA線断面図である。

【0003】以下、NーチャネルMOSトランジスタを 用いた場合について従来の製造方法を説明する。まず、 P型シリコン基板1の上に素子分離のための厚い酸化膜 13を通常の素子分離はで形成した後、活性解域のシリ コン基板表面に比較的薄い酸化膜(50~120Å程度)3を形成する。

【0004】次に、多結晶シリコン5をCVD法で被着 し導電性を持たせるためにN型不純物を拡散した後、通 常のホトリソエッチング技術により所望の形状に加工す る。次に、熱酸化法により多結晶シリコン5表面に酸化 膜7を形成する。この時、露出しているシリコン基板表 面にも同時に酸化膜1が形成される。次に、多結晶シリ コンを全面に被着し、導電性を持たせた後、ホトリソエ ッチング技術により加工してコントロールゲート8とセ レクトゲート6を形成する。

【0005】次に、イオン注入法によりN型不純物を注 入し、熱処理を行なうことにより、活性化させ、Si基 板とは逆の導電性を持つ拡散層2を形成する。この時の 熱処理によりシリコン基板表面には酸化膜9が形成され る。次に、CVD法により絶縁膜10を形成し、ホトリ ソエッチングによりコンタクトホール11を開孔した 後、アルミニウムをスパッタ法により被着・加工して引 出し重極12を形成する。以上のような工程で形成され たメモリセルは、次のような働きをする。P型シリコン 基板1と薄い酸化膜3を介して接触する多結晶シリコン 5は、浮遊電極(フローティングゲート)として働き、 酸化膜 7 を介して、上部のコントロールゲート 8 と容量 結合している。このコントロールゲート8に高い電圧、 例えば14 V程度を印加し、フローティングゲート5の 両側に位置する拡散層の間に電圧を印加すると、フロー ティングゲート5の下のチャネル部で発生した電子のう ち、高いエネルギーを持ったものは、コントロールゲー ト8の限界に引き寄せられ、一部は酸化膜3を通り抜け て、フローティングゲート5の中に蓄積される。

【0006】また、フローティングゲート5からの電荷の引き抜きは、拡散層2に正の高電圧例えば、17V程度を印加することにより、ファウラーノルドハイムトンネリングにより行なわれる。また、セレクトゲート6は2層ポリシリコン構造のメモリセルのうちの1つを選択する働きを持つと同時に、このゲートに0Vを印加することによって、メモリセルのソース・ドレイン間をフローティングゲートに蓄積された電荷の状態にかかわらず、非導通状態にする働きを持っている。

40 [0007]

【発明が解決しようとする課題】しかしながら、上記メモリセル構成では、コントロールゲート、セレクトゲートを同一平面内に形成するようにしているため、横方向の寸法は、コンタクトホールの大きさ、コントロールゲートの長さ(ゲート長)、セレクトゲートの長さ(ゲート長)及びそれらの間の重ね合わせマージンの和で決まってしまい、それ以上の縮小が困難であるという欠点があった。

P型シリコン基板1の上に紫子分離のための厚い酸化膜 【0008】本発明は、以上述べたセル面積を縮小でき13を通常の案子分離法で形成した後、活性領域のシリ50ないという欠点を除去するために、フローティングゲー

ト、コントロールゲート及びセレクトゲートを縦型に配 置してなる高密度の半導体集積回路及びその製造方法を 提供することを目的とする。

[0009]

【課題を解決するための手段】本発明は、上記目的を達 成するために、半導体集積回路において、シリコン基板 の突起部に形成される拡散層と、該拡散層の一方の側面 の縦方向に第1の酸化膜を介して形成されるフローティ ングゲートと、該フローティングゲートの側面及び前記 方向に形成されるコントロールゲート及びセレクトゲー トと、該コントロールゲート及びセレクトゲートの下方 にそれぞれ形成される拡散層とを設けるようにしたもの である。

【0010】また、半導体集積回路の製造方法におい て、シリコン基板をエッチングして突起部を形成するエ 程と、前記シリコン基板の表面を酸化する工程と、導電 性を有する第1の多結晶シリコン膜を形成する工程と、 前記多結晶シリコン膜を異方性のドライエッチングでエ ッチングし、前記突起部の両側面に付いた多結晶シリコ 20 ンを残して、それ以外を除去する工程と、該残された突 起部の両側面に付いた多結晶シリコンの一方の多結晶シ リコンをエッチング除去する工程と、前記多結晶シリコ ン表面及びシリコン基板表面を酸化する工程と、第2の 多結晶シリコンを被着する工程と、前配第2の多結晶シ リコンを前記突起部の両側面部を残してホトリソエッチ ング工程により除去する工程とを順に施すようにしたも のである。

[0011]

【作用】本発明によれば、従来同一平面上に形成してい 30 たコントロールゲート及びセレクトゲートを、シリコン 基板面に突起部を形成し、その突起部に拡散層を設け、 その突起部の側面にコントロールゲート及びセレクトゲ ートを形成するようにしたので、横方向の面積はコント ロールゲート及びセレクトゲートを形成するポリシリコ ンの厚さ分があれば良く、面積を大幅に小さくすること ができる。

[0012]

【実施例】以下、本発明の実施例について図を参照しな がら詳細に説明する。図1は本発明の実施例を示す半導 40 体集積回路(メモリセル)の構成図であり、図1(a) はその平面図、図1 (b) は図1 (a) のB-B線断面 図である。図中、20はP型シリコン基板、21は突起 部、23は第1の酸化膜であり、ゲート電極32とフロ ーティングゲート(後述)との間に形成される。24 a は第1層目の多結晶シリコン (フローティングゲー ト)、26は第2の酸化膜であり、フローティングゲー ト24 a とコントロールゲート(後述)との間に形成さ れる。29は第2層目の多結晶シリコンによって形成さ れるセレクトゲート、30は同じく第2層目の多結晶シ 50 えば、東京応化製OAPM400Bを用いてRFバワー

リコンによって形成されるコントロールゲート、31, 33は拡散層、34は保護膜としての酸化膜、35はコ ンタクトホール、36はそのコンタクトホール35に設 けられるメタル配線である。

【0013】このように、本発明の半導体装置において は、フローティングゲート24a、コントロールゲート 30及びセレクトゲート29がシリコン面内に作られた 突起部21の側面に形成される。そこで、P型シリコン 20と第1の薄い酸化膜23を介して接触するフローテ 拡散層の他方の側面にそれぞれ第2の酸化膜を介して縦 10 ィングゲート24 a は第2の厚い酸化膜26を介して、 側部のコントロールゲート30と容量結合している。該 コントロールゲート30に高い電圧、例えば14V程度 を印加し、フローティングゲート24aの両側に位置す る拡散層32と33の間に電圧を印加すると、フローテ ィングゲート24aの下のチャネル部で発生した電子の うち、高いエネルギーを持ったものは、コントロールゲ ート30の限界に引き寄せられ、一部は第1の酸化膜2 3を通り抜けて、フローティングゲート24aの中に蓄 積される。 また、フローティングゲート24aからの 電荷の引き抜きは、拡散層32に正の高電圧、例えば1 7 V程度を印加することにより、ファウラーノルドハイ ムトンネリングにより行なわれる。また、セレクトゲー ト29は、2層ポリシリコン構造のメモリセルのうちの 1つを選択する働きを持つと同時に、このゲートに0V を印加することによって、メモリセルの拡散層(ソース ・ドレイン) 31, 33間をフローティングゲート24 a に蓄積された電荷の状態にかかわらず、非導通状態に することができる。

> 【0014】次に、本発明の実施例を示す半導体集積回 路(メモリセル)の製造工程を図2及び図3を参照しな がら説明する。ここではP型シリコン基板を用いた場合 を例にとって行なうが、N型シリコンを用いた場合も不 純物のタイプをNとPで人れ換えれば同じである。

> (1) まず、図2 (a) に示すように、P型シリコン基 板20の表面に通常行なわれる素子分離方法(LOCO S法) により素子分離用の厚い酸化膜領域を形成する。 次に、ホトレジストによりシリコン基板20表面の一部 を覆い、残りの露出されたシリコン面をドライエッチン グ法でエッチングした後、ホトレジストを除去し、P型 シリコン基板20に側面(シリコン段差)22を有する 突起部21形成する。

> 【0015】(2)次に、図2(b)に示すように、9 0.0℃の乾燥酸素雰囲気中で1.5分程度酸化することに より、Si表面に約85人の蒔いシリコン酸化膜23を 形成し、次いで、CVD法により多結晶シリコン24を 約4000A生成する。この多結晶シリコンにはPOC 1. 拡散法によりリンを拡散し導電性を持たせる。

> (3) 次に、凶2 (c) に示すように、シリコン基板2 0 表面の多結晶シリコン2 4 を異方性のエッチング、例

•3

90W、エッチングガスC2ClF615SCCM、SF615SCCM、SF615SCCM、エッチング圧力220mTorrで約1.3分間エッチングを行ない、シリコン基板20平面上の多結晶シリコン24を除去する。この条件でエッチングすると多結晶シリコン24は、縦方向のエッチング速度が横方向のエッチング速度と比べて極めて早いため、シリコン段差22の側面に形成された多結晶シリコン24aはそのままエッチングされずに残る。次に、ホトレジスト25をシリコン面上に塗布した後、シリコン段差の片側だけレジストが残るようなホトマスクを用い 10 て露光し現像して、段差部に残る多結晶シリコン24aの片側を露出する。

【0016】(4)次に、通常のドライエッチング法 (等方性エッチング) により、露出した多結晶シリコン 24 aを除去し、次に、ホトレジスト25を除去した 後、図2 (d) に示すように、乾燥酸素雰囲気中で95 0℃の温度で40分酸化し、約280人の酸化膜26を シリコン基板20上に形成する。この時、多結晶シリコ ン24 a も同時に酸化されるが、多結晶シリコンの酸化 速度は、単結晶シリコンの酸化速度より早いため、厚い 20 酸化膜が形成される。本実施例の場合は、約380人の 酸化膜が形成される。ここで、シリコン基板20の突起 部21とセレクトゲート29との間の酸化膜26にかか る電界は6MV/cm以下となる必要があり、そのために は、その酸化膜26は約280Aを必要とする。この 点、第2の酸化膜26はシリコン基板20の突起部21 とフローティングゲート(多結晶シリコン)24a間の 酸化膜(約85人)よりは厚くする。

【0017】 (5) 次に、図3 (a) に示すように、シ リコン基板20表面にCVD法により、多結晶シリコン 30 27を約4000人形成し、POC1。を拡散源として 用いた熱拡散により不純物を添加して導電性を持たせ ス

(6) 次に、図3 (b) に示すように、通常のホトリソ 技術によりホトレジスト層28を形成する。そのホトレ ジスト層28は突起部21の側面22をカバーし、か つ、図1(a)に101で示す呼い酸化膜上でも配線パ ターンを形成できるようにしておく。

【0018】 (7) 次に、第1の多結晶シリコン24をエッチングした時と同じ条件で、第2の多結晶シリコン27をエッチングし、図3(c)に示すように、配線層(セレクトゲート)29及び配線層(コントロールゲート)30を形成する。次に、イオン注入法によりN型不純物、例えばAsを1E16/cm²程度注入し、950℃の乾燥酸素中でアニールし、拡散層31、32、33を形成する。なお、拡散層は、前配図2(a)や図2(d)工程おいて、マスクをしてイオン注入により、そ

の拡散層の領域を拡散層31,32,33より拡げて、 例えば、フローティングゲートの下方にまで及ぶように してもよい。

6

【0019】(8)次に、図3(d)に示すように、C VD法で酸化膜34を形成する。

(9) 次いで、図1に示されるように、酸化膜34に電極引出し用コンタトクホール35を形成し、そこにメタル配線36を形成する。なお、フローティングゲート、コントロールゲートやセレクトゲートの長さは、シリコンの突起部の高さを高くすることにより、適宜長くすることができる。

[0020] また、本発明は上配実施例に限定されるものではなく、本発明の趣旨に基づき種々の変形が可能であり、それらを本発明の範囲から排除するものではない。

[0021]

【発明の効果】以上、詳細に説明したように、本発明によれば、従来同一平面上に形成していたフローティングゲート、コントロールゲート及びセレクトゲートを、シリコン面に突起部を形成し、その突起部の側面にコントロールゲート及びセレクトゲートを形成するようにしたので、横方向の面積はコントロールゲート及びセレクトゲートを形成するポリシリコンの厚さ分があれば良く、面積を大幅に小さくすることができる。

【図面の簡単な説明】

【図1】 本発明の実施例を示す半導体装置の構成図である。

【図2】本発明の実施例を示す半導体装置の前半の製造 工程断面図である。


【図3】本発明の実施例を示す半導体装置の後半の製造 工程断面図である。

【図4】従来の半導体装置の構成図である。


【符号の説明】 20 P型シリコン基板

- 2 1 突起部
- 22 突起部の側面
- 23, 26, 34 酸化膜
- 24 多結晶シリコン (第1の多結晶シリコン)
- 24a 多結晶シリコン (フローティングゲート)
- 25 ホトレジスト
 - 27 多結晶シリコン (第2の多結晶シリコン)
 - 28 ホトレジスト層
 - 29 配線層 (セレクトゲート)
 - 30 配線層 (コントロールゲート)
 - 31.32.33 拡散層
 - 35 電板引出し用コンタトクホール
 - 36 メタル配線







2/: 実起部 23:第1の酸化膜 240:70-デルブゲート 26:第2の酸化膜 29:セレンゲート




(6)


【図4】






【図2】







--81--

